LCMXO1200C-3TN144I FPGA – Field Programmable Gate Array 1200 LUTs 113 IO 1.8 /2.5/3.3V -3 Spd I
♠ Produktbeskriuwing
| Produkt Attribute | Attribute Wearde |
| Fabrikant: | Rooster |
| Produkt Kategory: | FPGA - Field Programmierbare Gate Array |
| RoHS: | Details |
| Searje: | LCMXO1200C |
| Oantal logyske eleminten: | 1200 LE |
| Oantal I/O's: | 113 I/O |
| Supply Voltage - Min: | 1,71 V |
| Supply Voltage - Max: | 3.465 V |
| Minimum wurktemperatuer: | - 40 C |
| Maksimum wurktemperatuer: | + 100 C |
| Data Rate: | - |
| Oantal transceivers: | - |
| Montage styl: | SMD/SMT |
| Pakket/koffer: | TQFP-144 |
| Ferpakking: | Tray |
| Merk: | Rooster |
| Ferdield RAM: | 6 ,4kbyt |
| Ynsletten blok RAM - EBR: | 9 ,2kbyt |
| Hichte: | 1,4 mm |
| Lingte: | 20 mm |
| Maksimale wurkfrekwinsje: | 500 MHz |
| Focht gefoelich: | Ja |
| Oantal logyske arrayblokken - LAB's: | 150 LAB |
| Bedriuwsoanbod Strom: | 21 mA |
| Bedriuwsfiering spanning: | 1,8 V/2,5 V/3,3 V |
| Produkt Type: | FPGA - Field Programmierbare Gate Array |
| Factory Pack Quantity: | 60 |
| Subkategory: | Programmierbere logyske IC's |
| Totaal ûnthâld: | 15,6 kbit |
| Breedte: | 20 mm |
| Unit Gewicht: | 1.319 g |
Net-flechtich, ûneinich opnij konfigureare
• Instant-on - macht yn mikrosekonden
• Single chip, gjin eksterne konfiguraasje ûnthâld nedich
• Excellent design feiligens, gjin bytsje stream te ûnderskeppen
• Reconfigure SRAM basearre logika yn millisekonden
• SRAM en net-flechtich ûnthâld programmearre troch JTAG haven
• Unterstützt eftergrûn programmearring fan net-flechtich ûnthâld
Sliepmodus
• Stelt oant 100x statyske stroomreduksje mooglik
TransFR™ Rekonfiguraasje (TFR)
• In-field logic update wylst systeem wurket
Hege I / O nei logyske tichtheid
• 256 oan 2280 LUT4s
• 73 oan 271 I / Os mei wiidweidich pakket opsjes
• Density migraasje stipe
• Lead free / RoHS compliant ferpakking
Ynbêde en ferspraat ûnthâld
• Oant 27,6 Kbits sysMEM ™ Embedded Block RAM
• Oant 7,7 Kbits ferspraat RAM
• Dedicated FIFO kontrôle logika
Fleksibele I / O Buffer
• Programmierbere sysIO ™ buffer stipet breed oanbod fan ynterfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
- LVTTL
- PCI
- LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL's
• Oant twa analoge PLLs per apparaat
• Klok fermannichfâldigje, dielen, en faze ferskowing
Systeem Level Support
• IEEE Standert 1149.1 Boundary Scan
• Onboard oscillator
• Apparaten wurkje mei 3.3V, 2.5V, 1.8V of 1.2V Netzteil
• IEEE 1532 compliant yn-systeem programmearring
